在本设计中，由于接入2路HDMI输入，所以输入总带宽为一路的2倍，即7.6 Gbps，显然，7.6 Gbps的两倍要远大于9.9Gbps，因此DDRSDRAM必须扩展其位宽到60bit，从而增加其数据吞吐速率。

图4. 乒乓操作

　　系统输入端数据处理如图4所示，两路HDMI输入采用乒乓操作，共需要4块512x30bit的RAM。每块RAM对于DDR SDRAM为256x60bit。1次向DDR SDRAM中写入512个像素的数据，可以提高内存的使用效率。

　　HDMIPORT持续的向RAM中写入数据，每当写满一块RAM后，发送ACK信号给DDR CTRL模块，该模块根据接收到的ACK信号，自动将RAM中的数据分配给DDR SDRAM中的相应区域，如果两个端口都没写完，则将DDR SDRAM中的数据读出，分配给后端的HDMI发送口。从而实现实时视频处理的功能。

　　3.2 显示的层次结构

　　发送卡的系统模型如图5所示，采用FPGA作为系统的处理核心，配合SDRAM 166处理1024*768*60hz的视频信号，并加入千兆以太网模块，USB转SPI总线模块，在为大屏幕传输视频信号的同时，还可以接收上位PC机的矫正系数和控制信息，并将其发送给大屏幕，同时，全双工操作的千兆网模块，还可在发送视频信号的同时，接收来自大屏幕的反馈控制信息，方便用户进行实时控制。

图5. 发送卡系统模型

　　本系统中，发送卡处理能力限制为1024*768@60Hz，像素时钟为65Mhz，一颗166Mhz的SDRAM完全可以胜任视频处理的需要。如果色深为10bit模式发送卡接收的带宽为1.5Gbps，如果色深为12bit接收带宽变为1.7Gbps，通过2根带宽各为1G的千兆网传输完全可以胜任未来发展的需要。

　　发送卡的接收端与视频处理器的单路HDMI接收模块基本相同，而发送端的核心控制模块为数据产生模块。这里的数据帧不是一般意义的图像帧。根据IEEE 802.3标准规定的以太网数据帧结构包括前导码，数据帧开始标识码，目的和源MAC地址，数据长度/类型表示码，客户端数据，PAD码以及帧检查序列共8个部分。实际应用中我们可以将其改造，以适合实时的视频传输特点[4]。

　　4、总结

　　本文详细探讨了一种高分辨率高色彩深度的LED显示控制系统及其实现。该系统以较高的性能解决了高分辨率下LED大屏幕的显示控制问题。该系统不仅可以作为1块超大分辨率LED大屏幕应用，还可以拆分为各小块，不仅节约带宽，还为后续的升级做出了良好的拓展。

　　本系统的缺点是，发送卡被限制在了1024x768@60Hz，对于超过此分辨的屏幕，必须采用拼接的技术，无形之中增加了成本，从而会降低灵活性，建议改进此系统，增加发送卡的灵活性，以适应复杂多变的LED显示屏市场。